Voltage-Mode, High-Gain Architecture
- Requires very high open-loop gain
- Miller compensation limits bandwidth
- Large input RC delay
- Multiple gain stages and more poles
- Higher power consumption and slower response
핵심 기술
H-PHY™ 아키텍처 개요
에너지 효율 · Short-Reach 최적화 · 기술 확장성
H-PHY는 Ultra-Low-Swing Signaling을 통해 CV² 스위칭 에너지를 최소화하고,
Wide I/O 및 차세대 Short-Reach 인터커넥트에 요구되는 높은 에너지 효율, 고대역폭 및 확장성 높은 연결을 제공합니다.
NRZ 신호 응용
Current-Domain NRZ Signaling
H-PHY TX(HR-SST Driver)
초저전압 스윙
Short-Reach Channel(Interposer / Chiplet)
Current-Domain NRZ Signaling
H-PHY RX(CC Receiver)
초저전압 스윙
DC-Balanced PAM 신호 응용
Symbol Encoder(DC-Balanced)
Current-Domain PAM Signaling
H-PHY TX(HR-SST Driver)
초저전압 스윙
Short-Reach Channel(Interposer / Chiplet)
Current-Domain PAM Signaling
H-PHY RX(CC Receiver)
초저전압 스윙
Symbol Decoder(DC-Balanced)
01
Symbol Encoder(DC-Balanced Encoding)
- 경량 인코딩
- Lane 협조 제어
- Skew 관리
02
H-PHY TX(HR-SST Driver)
- 고저항 SST Driver
- 초저전압 스윙
- 낮은 Energy/bit
03
Short-Reach Channel(Interposer / Chiplet)
- 인터커넥트 RC 영향 저감
- 저손실·저크로스토크 인터커넥트
- 낮은 스큐 변동
04
H-PHY RX(CC Receiver)
- 수신부 중심 아키텍처
- 광대역 동작
- 저전력 동작
05
Symbol Decoder(DC-Balanced Decoding)
- 오류검출
- Lane 재구성
- 스큐 보정
Technology-Key Characteristics
Extreme Energy Efficiency
기존 PHY 대비 최대 10배 높은 에너지 효율
Optimized for Short-Reach Interconnects
Short-Reach 환경의 인터포저, 패키지 및 Chiplet 인터커넥트를 위해 설계
Compact & Scalable
확장성 높은 Multi-Lane 통합을 위한 컴팩트한 채널별 아키텍처
Robust Signal Integrity
SSN, PDN 교란, 크로스토크, 지터 및 스큐 변동의 영향을 줄이도록 설계
Technology-Scalable
첨단 공정 노드와 증가하는 데이터 전송 속도에 맞춰 확장 가능한 설계 구조
Transmission Line Insertion Loss (S₂₁) vs. Frequency
DC-Balanced PAM Signaling을 통한 대역폭 확장
NRZ Signaling: 약 −3 dB 채널 손실까지의 기준 동작 범위DC-Balanced PAM Signaling: 평가 조건에서 약 −10 dB 채널 손실까지 확장된 동작 범위
위의 그림은 개념적 예시입니다. 실제 채널 손실 허용 범위는 신호 전송 조건, 인터커넥트 특성 및 시스템 구현 방식에 따라 달라질 수 있습니다.
2026 Symposium on VLSI Technology & Circuits 발표
0.06pJ/bit
Ultra-Low Energy
22.9Gb/s/pin
High Data Rate
0.006mm2/TL
Compact Silicon Footprint
14nmCMOS
Advanced-Node Scalability
S. Han et al., Symp. on VLSI, 2026, pp. 1-3
DOI: 10.1109/VLSITechnologyandCir65830.2026.11577423
View on IEEE Xplore® →
Architecture
RX 중심의 Current-Domain 송수신 아키텍처
H-PHY는 Current Conveyor(CC) 수신기를 기반으로 하는 RX-Centric Current-Domain 아키텍처를 적용합니다.
Current-Mode, Unity Tracking Architecture
- No high open-loop gain requirement
- No or minimal Miller compensation, supporting wideband operation
- Ultra-low X-port resistance (Rx ≈ 0 Ω)
- Simplified signal path with fewer poles
- Lower power and faster transient response
Limited(GBW tradeoff)
Bandwidth
Up to 10× Wider
Slower
Propagation Delay
Significantly Faster
Higher CV2
Power Efficiency
Ultra Low CV2,
Lower Energy/bit
Lower Energy/bit
Compensation and stability limits
Scalability
Optimized for Advanced PHYs
Advantages of Current Conveyor
Current Conveyor를 활용한 저스윙·초저에너지 인터커넥트
01
No Very-High Open-Loop Gain Requirement
기존의 Gain-Bandwidth Tradeoff에 대한 의존성을 줄인 설계 구조
02
Minimal Compensation Requirement
Miller 보상을 사용하지 않거나 최소화하여 광대역 동작을 지원하기 위한 설계 구조
03
Current-Domain Signal Processing
인터커넥트 RC 영향에 대한 민감도 감소 설계 구조
04
Ultra-Low X-Port Resistance
인터커넥트 연결을 위한 매우 낮은 CC의 X-Port 저항 (Rₓ ≈ 0 Ω)
05
Simplified Architecture
Gain Stage 감소를 통한 지연시간 단축
06
Local Feedback
빠른 Settling을 통한 향상된 안정성
07
Wideband High-Frequency Operation
첨단 공정 노드로 확장 가능한 10–100 GHz 광대역 동작
08
Reduced Pole Count
단순화된 동적 특성과 넓은 대역폭
09
Fast Transient Response
빠른 Settling을 통한 전파 지연 감소
10
Optimized for Advanced PHYs
HBM, Chiplet 및 Wide I/O 인터커넥트에 적용 가능