Patent Portfolio
H-PHY의 핵심 회로, Signaling 및 시스템 개념을 포괄하는 지속적으로 확장되는 특허 포트폴리오
Core Technology Protection
H-PHY의 핵심 기술 및 아키텍처 개념을 포괄하는 특허 활동
Global IP Development
한국, 미국, 중국 및 국제 출원 절차를 아우르는 특허 활동
Layered Technology Portfolio
회로, Signaling, 아키텍처 및 시스템 레벨 개념을 포괄하는 지식재산
IP-Aware Technology Development
관련 선행기술 및 특허 동향의 지속적 검토 및 기술 개발 반영
Evolving Patent Families
H-PHY 기술의 지속적인 발전과 함께 개발되는 특허 패밀리
Supporting Future Collaboration
향후 기술 협력과 지속적인 기술 개발을 지원하는 지식재산 기반
Patent Filings by Region
H-PHY의 핵심 기술은 한국, 미국, 중국 및 PCT 국제출원 절차를 통해 출원 및 권리화가 진행되고 있습니다.
Innovation Timeline
10여년에 걸친 단계적 R&D를 통해, 각 개발 단계마다 새로운 기술 영역의 지식재산이 H-PHY 플랫폼에 축적되어 왔습니다.
Foundation (CCII Core)
Single-Wire Communication
Data Communication
High-Speed PHY & System
Symbol Encoding, Clock Recovery
IP-Aware Technology Development
H-PHY 개발 과정에서는 아키텍처 및 회로 레벨의 설계 방향을 수립하기 위해 관련 선행기술과 특허 동향을 지속적으로 검토하고 있습니다.
H-PHY™ 기술 아키텍처
Current-Domain Signaling, RX-Centric 수신기 아키텍처 및 DC-Balanced PAM Signaling
Architecture-Driven Innovation
회로 레벨 연구와 Short-Reach 인터커넥트 최적화를 통해 개발된 PHY 아키텍처
Current-Domain Signaling
Ultra-Low-Swing, 에너지 효율 및 확장성 높은 연결을 지원하는 Current-Domain Signaling
초저에너지
CV² 스위칭 에너지 최소화를 통한 낮은 Bit당 에너지 구현
Robust Signal Integrity
고집적 인터커넥트 환경에서 SSN, PDN 교란 및 Crosstalk에 대한 민감도를 낮추도록 설계
Technology-Scalable Architecture
첨단 공정 노드, 높은 I/O 집적도 및 Wide I/O 아키텍처로 확장 가능하도록 설계
Flexible System Integration
SoC, HBM 인터페이스, Chiplet 및 Advanced Packaging 시스템에 통합할 수 있도록 설계
H-PHY™ Brand Identity
H-PHY™ 상표는 일관된 기술 브랜드 정체성을 확립하고, 차세대 반도체 인터커넥트 연구에 대한 장기적인 기술 개발 의지를 반영합니다.
Brand Identity
H-PHY 기술 플랫폼의 일관된 브랜드 정체성 확립
Trademark Foundation
주요 시장을 대상으로 상표권 보호를 확대해 나가는 중
Global Identity
글로벌 연구 및 산업 커뮤니티 전반에서 일관된 기술 브랜드 정체성을 구축
Technology Credibility
지속성, 기술적 전문성 및 장기적인 기술 개발 의지를 상징
Technology Identity
H-PHY 기술의 지속적인 발전을 뒷받침하는 차별화된 브랜드 정체성
Long-Term Foundation
지속적인 연구 및 기술 개발을 뒷받침하는 안정적인 기반 구축
Dedicated H-PHY™ Web Platforms
기술 정보 공유, 연구 성과 확산 및 글로벌 접근성 강화를 위해 H-PHY 전용 웹 도메인을 확보
Continuous Technology Development
H-PHY는 미래 고대역폭 인터커넥트를 위해 회로 연구, 시뮬레이션, 실리콘 검증 및 아키텍처 개발을 통해 지속적으로 발전하고 있습니다.
Explore New Architectures
차세대 인터커넥트를 위한 새로운 회로 및 Signaling 기술을 연구
Refine Through Engineering
회로 성능, 에너지 효율 및 신호 무결성을 지속적으로 개선
Scale Across Technologies
다양한 공정 노드, 인터커넥트 구조 및 시스템 요구사항에 따른 H-PHY 아키텍처를 평가
Research & Technical Collaboration
새롭게 부상하는 인터커넥트 과제를 평가하기 위해 연구 및 산업계와 지속적으로 교류
Advance System Efficiency
대역폭, 에너지 효율 및 시스템 통합 과제를 해결하기 위한 기술 개발
Continue Technology Evolution
H-PHY 기술 개념을 미래 메모리, Chiplet 및 Advanced Packaging 시스템으로 확장
Advancing Short-Reach PHY Technology
AI, 메모리 및 Advanced Packaging 시스템의 지속적으로 증가하는 에너지 효율, 대역폭 및 통합 요구사항에 대응하기 위한 확장 가능한 기술 기반 구축을 목표로 합니다.
Anticipate Future Requirements
미래의 기술 요구를 예측하고, 차세대 기술의 방향을 선제적으로 발굴합니다.
Define Technology Directions
명확한 비전을 바탕으로 혁신과 장기적인 기술 전략을 추진합니다.
Engineering-Driven Insight
기술과 시장에 대한 깊이 있는 이해를 바탕으로 실질적인 가치를 제공하는 솔루션을 개발합니다.
Develop Future Interconnects
미래를 구상하고, 지속적인 가치를 만들어가는 기술을 개발합니다.
Innovation with Technical Purpose
더 스마트하고 효율적인 세상을 위한 지속적인 혁신을 추구합니다.
Advance Connectivity Technology
기술 비전을 바탕으로 차세대 Connectivity의 새로운 가능성을 열어갑니다.
기존의 한계를 넘어, 새로운 가능성으로
